|
产品特征：
- 16个单端或 8个差分模拟输入
- ±10, ±5, ±2.5 and ±1.25 VDC输入范围
- 板载、外部、或者 software-polled A/D pacing
- 支持触发模式
- 16-bit A/D 分辨率
- 100 k samples/sec 数据的吞吐能力(200 kHz单通道)
- 4096 sample FIFO
- 8 bits数字I/O
- 可更换的+5 VDC 保险丝
- Rugged 50-pin 连接器
- 完全的即插即用装置
模拟说明：
**模拟输入**
分辨率：16 bits
A/D转换时间：5 µs
精度：±4.5 LSB typ, ±5.0 LSB max)
数据吞吐能力(后处理校正)：100 kHz(多通道)，200 kHz( 单通道)
触发模式的传输速度：100 kHz
通道数：8个差分或者16个单端输入通道
输入范围： ±10V, ±5V, ±2.5V or ±1.25V
数据传输模式：REP-INSW、中断或者 software polled.
普通模式范围：±10V
CMRR @60Hz： –76dB
最大输入电压：+55V, –40V
数字说明：
数字类型： FPGA
通道数： 2 个 4 通道端口，可通过软件编程设置1个4输入端口或一个为4输出端口。
输入高电压：2.0 Volts最小 (5.5 Volts 最大绝对值)
输入低电压： 0.8 Volts 最大 (–0.5 volts 最小绝对值)
输出高电压： 3.86 Volts (IOH = –4 mA)
输出低电压： 0.5 Volts (IOL = 4 mA)
中断：可编程电平2 to 15
中断启动：通过程序设置
中断源：转换结束(End-of-Conversion)、 FIFO 半满( Half-full)、外部信号中断( external)
计数器/测步器：
类型： 82C54
配置：3个下降沿触发计数器，每个计数器 16 bits
- 计数器 1 - 用户控制
- 计数器 2 - ADC Lower Divider
- 计数器 3 - ADC Upper Divider & User
时钟频率： 10 MHz 晶振控制
软件说明：
包括 InstaCal ® 、安装、校准和测试软件。支持 UniversalLibrary ®，也支持大量型号的应用程序， SoftWIRETM、 HP VEE®、 HP VEE Lab、LabView®以及大多数第三方数据采集软件、高级数据采集软件
电缆和连接器：
CPCC-50F-39，1米常电缆；(或)
CPCC-50M-4，4-英寸电源适配器电缆 (和)
C50FF-XX 电缆，长度可根据标准选购。
CIO-MINI50 50-pin， 螺栓端子接线板；
SCB-50 屏蔽50-pin，螺栓端子接线盒 | 
