|
产品特征：
- 16个单端模拟输入
- ±5 VDC, ±10 VDC输入范围
- 板载、外部、或者software-polled A/D pacing
- 12-bit A/D 分辨率
- 3us (330KHz)
- 4096 sample FIFO
- 8 bits数字I/O
- 可更换的+5 VDC 保险丝
- Rugged 50-pin 连接器
- 完全的即插即用装置
模拟说明：
模拟输入:
分辨率： 12 bits (1 in 4096)
A/D 增益漂移： 160 ppm/°C
0点漂移： 150 ppm/°C
A/D转换时间：3us (330KHz)
数据吞吐能力：330k samples/sec
积分非线性： ±1LSB max
微分非线性：±1LSB max
通道数： 16个单端模拟输入
输入范围： ±10V, ±5V 每个通道范围可通过编程独立设置
数据传输模式：REP-INSW、 中断或者 software polled.
普通模式范围： ±10V
CMRR @ 60 Hz: -72dB
最大输入电压： ±44V
数字说明：
数字类型：FPGA
通道数： 2 个4 通道端口，可通过软件编程设置1个4输入通道端口或一个4输出通道端口。
输入高电压：2.0 Volts最小 (5.5 Volts 最大绝对值)
输入低电压： 0.8 Volts 最大 (–0.5 volts 最小绝对值)
输出高电压： 3.86 Volts (IOH = –4 mA)
输出低电压： 0.5 Volts (IOL = 4 mA)
中断：可编程设置电平 2 to 15
中断启动：程序设置
中断源：转换结束(End-of-Conversion)、 FIFO 半满( Half-full)、外部信号中断 ( external)
计数器/测步器：
类型： 82C54
配置：3个下降沿触发计数器，每个计数器16 bits
- 计数器1 - 用户控制
- 计数器 2 - ADC Lower Divider
- 计数器 3 - ADC Upper Divider & User
时钟频率：110 MHz 晶体振荡器控制
软件说明：
包括InstaCal ® 、安装、校准和测试软件。支持 UniversalLibrary ®，也支持大量型号的应用程序，SoftWIRETM、HP VEE®、HP VEE Lab、LabView®以及大多数第三方数据采集软件、高级数据采集软件
电缆和连接器：
CPCC-50F-39，1米常电缆； (或)
CPCC-50M-4，4-英寸电源适配器电缆 (和)
C50FF-XX 电缆，长度可根据标准选购。
CIO-MINI50 50-pin， 螺栓端子接线板；
SCB-50 屏蔽50-pin，螺栓端子接线盒
| 
