|
 |
 |
| 台湾DM＆P集团 于2007年推出All-in-One Embedded Total Solution高度集成SoC 处理器Vortex86SX。该Vortex86SX以中低阶嵌入式及工业应用为主要目标，采用x86兼容运算核心，及单片581颗锡球BGA包装，其0.13 micron制程能让此款SoC体积止于27×27mm。另外，运算速度可达300MHz标准。在基本架构则以32位×86为主体设计，并集成丰富的接口，特别是此SoC内建的容错功能更是成为军工界的一个标准，并以其低 成本、易实现和操作简单实用的特点迅速在业界中推广开来。 |
| Vortex86SX CPU容错性功能介绍 |
|
构建一套双机容错系统需要两块功能相同并嵌有Vortex86SX SoC处理器的主板，两块主板通过ISA Bus 叠加起来，并连接在板特殊接线（BoR）。两块主板通过先后上电来确定Master与Slave的关系，当然两块主板的电源可以是同一电源，也可以是分开的。Master可用软件通过Memory Mapping 与特殊串口汇流排来相互传递和备份资料于对方内建的 4KB SRAM。在工作中，Slave的ISA Bus 是被抑制的(Tri-state)，这是为了防止发生控制/数据/地址总线冲突，I/O可选择性抑制。当Master当机时，容错机制在1微秒内将掌控权交给Slave，加上先前Master在工作中的资料也同步保存到Slave中，所以Slave可变成Master继续进行工作，就是Slave变成Master，形成一个永不当机的循环系统方案。 更多详细内容，请点击！ |
|||
| 联 系 方 式 |
|
