在一直不断的竞争压力下，半导体设计工程师们为提供更多的IC测试座特性和功能，将测试座全部采用更轻的重量、更小的尺寸和更低的成本。

在 80年代初，这些有时相互冲突的目标促成了表面贴装技术（SMT）的诞生，但普遍采用的SMT既不便捷也有负面效应，并且不能完整地解决问题。在其推出十 年后，只有50％的设计采用SMT。其原因是封装引线间距的每一次缩减都需要整个产业链更换工装治具。除了封装引线框架和装配设备不得不更换外，测试处理 程序、测试座、表面贴装设备、还有装配过程都需要更换。为满足更多的I/O和较小的封装需求，产生了新一代双面和QFP封装，所有的引脚间距减小到 1.0mm，然后是0.8毫米，进而0.65毫米，乃至0.5mm以下。

芯片的功能和性能的发展趋势极为迅速。通用计算机的时钟速率每年都在增加，从1989年的25MHz增加至10年之后的1GHz。2GB/ s以上的数据速率在数字通信系统中是常见的。无线通信正不断扩展到极限的微波通信领域（从1到35GHz）。这些发展需要半导体测试新方法的支撑。测试座设计人员正面临着新的挑战——频率。大多数IC测试座制造商依赖于为高密度装置增加功能测试，这一趋势会继续在无线产品领域存在，但芯片测试探针会对被测电路运行产生不利影响。因此，采用高性能的测试座是保证产品可靠性的唯一方法。

大 多数现有的IC测试座只有有限的频率范围，通常低于50MHz。最佳的可靠工作频率不超过1GHz。这样的设计不能满足今天的微波器件，更不用说以后的。 试图解决这一问题的现有测试座设计往往体积巨大、工作周期相对较短、需要经常维修、并且通常具有高的自感和互感。对于高频微波器件，设计不良的测试座扮演 着寄生无源滤波器的角色，这可能会导致整体电路性能的意外下降。

当脉冲边沿变化快或者时钟频率很高时，一些原本不会影响设计性能的物理负效应，变成主要的因素。这些特性的变化，使IC测试座从被动的信号载体转变为有源元件。 对于高速非失真信号不断增长的需求引发了对定制设计的测试座的需求。当涉及到高频的无线电频率时，大多数试图填补这一市场空白的努力效果寥寥。少数可在射频工作的IC测试座的价格通常像其频率一样高昂。联业和的RF测试座产品线能处理超高频率，适用于手动测试、程序处理器和动态老化测试，这种简单的测试座是表面贴装的，具有较宽的工作温度范围。表面贴装是必要的，因为插件测试座会引入不可预测的阻抗不匹配，产生寄生电容和电感。

通 过使用测试座触头与PCB板上微带之间压缩夹具，我们的测试座只要简单的更换触头，就可以确保可靠的测试性能。触头被固定一个接触模块上，该模块与被定位 针固定的微带并排。测试座的上半部向下固定到被测器件板上，接触触头与微带之间的间距被压缩一半。要更换触头，只需把顶板拧开，取下接触模块，换上一个新 接触模块，对齐并和顶板拧上，所需时间不到五分钟。

许多高频测试座为 所有封装引线使用相同的触点设计。相比之下，我们的触点设计是让接触宽度与封装引线的宽度相匹配，提供了满足所有封装引线的最大接触面积。触头还提供擦拭 的动作。这些特征提供了非常低的接触电阻，并且每个触点只需要30克的接触力。 当测试座固定于PCB上，二分之一的测试座触点直接顶到微带上，微带必须被设计为在目标板，并且具有和整个测试座触点相同的长度。当被测器件引线被压在测 试座触点上，触点与微带完全平齐接触，事实上，触点变为了传输线的一部分，微带的高度或者会增加0.007英寸，这个高度变化会让阻抗轻微增加，但也只是 设计的50Ω标准阻抗的一小部分。

自感是可以忽略的，因为被测设备引线或者微带只增加了0.007英寸。互电容被最小化，因为其中用于支撑 和固定触头的热塑性材料的介电常数为3.0。 测试座元件在散热条件下表现良好。现代半导体不断增长的速度和不断缩小的几何形状导致功耗不断增加，再加上老化温度高达150℃，将使测试环境非常恶劣， 不仅影响到被测器件，也影响到固定被测器件的测试座。采用0.5mm引脚间距，材料的膨胀是不能被忽略的。

射频测试座从两个角度解决了散热问题：1）固定触点的热塑性材料具有优异的热稳定性; 在50℃至170℃的温度范围内，热膨胀系数在0.6至0.8之间变化，此材料将触点保持在适当位置，防止触点在该温度范围内产生位移； 2）测试座顶盖可内置一个大的散热风扇，在测试器件时，测试座顶盖也可以用于探测。